المحتويات:

تحتاج إلى مساعدة في الاختيار؟
نحن جاهزون لمساعدتك

HBM4: آخر حدود قبل “Memory Wall”. تحليل تقني كامل للمعمارية وحرب التصنيع

في منتصف عشرينيات هذا القرن، اصطدمت صناعة الحوسبة عالية الأداء (HPC) والذكاء الاصطناعي بمشكلة فيزيائية أساسية. قانون Moore، الذي تنبأ بتضاعف عدد الترانزستورات، استمر في العمل، لكن ظهر اختلال جديد: أنوية المعالجة في وحدات GPU أصبحت سريعة لدرجة أن نظام الذاكرة لم يعد قادراً على تزويدها بالبيانات في الوقت المناسب. تم إطلاق اسم Memory Wall على هذه الظاهرة.

إذا كان عنق الزجاجة في حقبة HBM2e و HBM3 هو السعة، فعند الإعلان عن معماريات مثل NVIDIA Rubin و AMD Instinct MI400 أصبح العامل الحرج هو عرض النطاق الترددي وكفاءة الطاقة لنقل البِت الواحد من المعلومات. جاء رد الصناعة في شكل معيار HBM4 (High Bandwidth Memory Generation 4) — وهي تقنية تغيّر ليس السرعة فحسب، بل نموذج تصميم الشرائح بالكامل.

فيما يلي تحليل مفصّل للمعمارية، وتحديات التصنيع، وآفاق سوق HBM4.

الجزء 1. الثورة المعمارية: لماذا يجب تغيير قواعد اللعبة؟

الانتقال من HBM3e إلى HBM4 ليس مجرد زيادة تدريجية في التردد كما هو الحال في معيار GDDR، بل هو تغيير جذري في معمارية الواجهة تم توثيقه في معايير JEDEC (JESD270-4).

1.1. توسيع الحافلة: من 1024 إلى 2048 بت

حتى جيل HBM3e، كان كل مكدس ذاكرة (DRAM stack) يتواصل مع المعالج (Host GPU/ASIC) عبر واجهة بعرض 1024 بت. ولزيادة عرض النطاق الترددي كان على المهندسين باستمرار رفع تردد ذاكرة HBM. لكن الفيزياء لا ترحم: رفع التردد يؤدي إلى زيادة غير خطية في توليد الحرارة ومشاكل في سلامة الإشارة.

مع HBM4 انتقلت الصناعة إلى “التوسيع عرضاً”:

عرض الواجهة: تمت مضاعفته إلى 2048 بت لكل مكدس.
معنى التغيير: مضاعفة عدد قنوات البيانات يسمح بخفض تردد الذاكرة مع زيادة عرض النطاق الترددي الإجمالي في الوقت نفسه.
النتيجة: يصل الحد الأقصى لعرض النطاق الترددي لمكدس واحد إلى 1.5–1.65 TB/s (تيرابايت في الثانية). للمقارنة، يوفر نموذج DDR5 عادي في كمبيوتر مكتبي للمستخدم حوالي 60–70 GB/s فقط. مكدس HBM4 واحد أسرع بأكثر من 20 مرة، ويمكن أن يوجد على وحدة GPU واحدة 8 أو حتى 12 مكدساً من هذا النوع.

1.2. مكدس بارتفاع 16 طبقة (16-Hi Stack)

تم تصميم معيار HBM4 منذ البداية للتكامل العمودي لـ 16 طبقة DRAM (16-Hi). في الأجيال السابقة كانت تكوينات 8-Hi و 12-Hi هي المعيار. الانتقال إلى 16 طبقة يزيد كثافة الذاكرة بشكل حاد. يمكن أن تصل سعة مكدس HBM4 واحد إلى 48 GB أو حتى 64 GB. هذا أمر حاسم لنماذج LLMs (Large Language Models)، حيث يجب أن تتناسب معلمات النموذج (الأوزان) بالكامل مع VRAM لعمل inference بكفاءة.

الجزء 2. طبقة Base Die: عندما تصبح الذاكرة “ذكية”

أهم تغيير في HBM4، والذي غالباً ما يتم تجاهله في المراجعات السطحية، هو التحول في Base Die.

2.1. الابتعاد عن تقنيات تصنيع DRAM

في HBM3e كانت طبقة base die، التي تعمل كأساس للمكدس وموزّع للإشارات، تُصنع باستخدام نفس تقنية تصنيع الذاكرة نفسها (DRAM process). هذا حل رخيص لكنه يفرض قيوداً على منطق التحكم.

في HBM4 يتم تصنيع طبقة base die في مسابك خارجية مثل TSMC باستخدام logic process nodes:

12nm FFC+ (FinFET Compact): للحلول الأكثر اقتصادية.
5nm (N5): للحلول عالية الأداء.

2.2. لماذا نضيف المنطق إلى الذاكرة؟

استخدام تقنية تصنيع 5nm لطبقة الأساس يفتح عصر Processing-In-Memory (PIM) أو Near-Memory Computing.

توجيه ذكي: وحدات تحكم أكثر تعقيداً داخل الذاكرة نفسها قادرة على تحسين تدفقات البيانات.
RAS (Reliability, Availability, Serviceability): تزداد قوة آليات تصحيح الأخطاء المدمجة (ECC)، وهو أمر ضروري عند كثافة البِتّات الهائلة هذه.
خفض استهلاك الطاقة: عملية منطقية متقدّمة تسمح بتقليل جهد تغذية الواجهة، ما يساعد على تعويض الزيادة في عدد القنوات.

بهذا تتحول HBM4 من “مساحة تخزين” سلبية إلى نوع من المعالج المشارك الذي يتولى العمليات الروتينية ويخفف الضغط عن حافلة البيانات الرئيسية.

الجزء 3. حرب التصنيع: Hybrid Bonding مقابل MR-MUF

تكمن الحبكة الرئيسية وأكبر سوء فهم في تقنيات التغليف (Packaging). في المقال الأصلي قيل إن الصناعة تخلّت تماماً عن الموصلات الدقيقة (micro-bumps) لصالح hybrid bonding. هذا غير دقيق تماماً — الواقع أكثر تعقيداً وإثارة للاهتمام.

3.1. مشكلة الارتفاع والحرارة

مكدس من 16 طبقة سيليكونية يكون أعلى فعلياً من مكدس 8 أو 12 طبقة. ومع ذلك، تحدّد مواصفات JEDEC الارتفاع الكلي للوحدة (720 ميكرون) بدقة بحيث تناسب المبددات الحرارية القياسية وتتكامل مع معماريات التغليف ثنائية الأبعاد CoWoS (2.5D).

المهمة: جعل طبقات السيليكون نفسها أرق وتقليل الفجوات بينها.
المخاطرة: الرقائق الرقيقة تصبح هشة ويمكن أن تنحني تحت تأثير الحرارة، مما يؤدي إلى تشوهها أو تكسرها أثناء التجميع.

3.2. إستراتيجية SK Hynix: تطور MR-MUF

SK Hynix التي تمتلك أكثر من 50% من سوق HBM وهي المورد الرئيسي لـ NVIDIA لم تتخلَّ عن bumps في HBM4. فهي تستخدم تقنية مطوّرة Advanced MR-MUF (Mass Reflow Molded Underfill).

جوهر الطريقة: يتم ربط الطبقات بواسطة micro-bumps (كرات لحام من القصدير)، ويتم ملء الفراغات بينها بمركب سائل خاص (mold) يتصلب لاحقاً.
الميزة: MR-MUF يوفر تبديداً أفضل للحرارة (المركب يعمل كموصل حراري) ويقلل الإجهاد الميكانيكي على الرقائق الهشة أثناء التجميع.
تطبيقها في HBM4: تمكنت SK Hynix من تقليل حجم المسامير والمسافات بينها لإدخال 16 طبقة ضمن الارتفاع القياسي مع الحفاظ على الموثوقية ومردود إنتاج مرتفع.

3.3. إستراتيجية Samsung: الرهان على Hybrid Bonding

شركة Samsung Electronics، التي تحاول اللحاق بمنافستها، تستثمر بنشاط في تقنية Hybrid Bonding (HCB — Hybrid Copper Bonding).

جوهر الطريقة: ربط مباشر “copper-to-copper” بدون لحام (بدون bumps). تُصقل طبقات السيليكون إلى درجة اقتراب من سطح مرآوي، ثم تُلصق مستفيدة من قوى فان دير فالس يتبعها تلدين حراري.
الميزة: تمكّن من الوصول إلى أقل سماكة للمكدس وأداء كهربائي ممتاز.
العيوب: عملية تصنيع معقدة للغاية. جسيم غبار بحجم عدة نانومترات بين الطبقات يمكن أن يفسد المكدس بالكامل. هذا يجعل التقنية باهظة الثمن وغير مناسبة بعد للإنتاج الكمي على نطاق واسع.

خلاصة تقنية: في جيل HBM4 سيتعايش النهجان في السوق. ستواصل SK Hynix الهيمنة مع MR-MUF بفضل الكلفة وحجم الإنتاج، بينما سيحتل Hybrid Bonding حصة في الإصدارات الفاخرة أو منتجات الجيل التالي (HBM4e).

الجزء 4. التكامل والنظام البيئي: CoWoS و interposers

ذاكرة HBM4 وحدها بلا فائدة من دون معالج. اتحادها مع المعالج يتم على الركيزة باستخدام تقنية CoWoS (Chip-on-Wafer-on-Substrate) التي تدفع TSMC بتطويرها.

4.1. مشكلة الـ Interposer

HBM4 مع حافلة 2048 بت تتطلب عدداً مضاعفاً من نقاط التلامس (pads) على interposer (جسر السيليكون بين الذاكرة و GPU).

الـ interposers القياسية (ضمن حدود reticle) وصلت فعلياً إلى أقصى حجم ممكن.
لـ HBM4 ووحدات GPU الجديدة تُستخدم تقنيات CoWoS-L (Local Silicon Interconnect) وCoWoS-R. تسمح هذه التقنيات “بخياطة” عدة interposers معاً لإنشاء حزم ضخمة تتجاوز حجم قناع الطباعة الضوئية (photomask) بمقدار 3–4 مرات.

4.2. دور TSMC

العملاق التايواني TSMC لم يعد مجرد مصنع شرائح، بل يصبح مُدمِج أنظمة كاملاً. قدرتها على “تجميع” وحدة GPU (المصنَّعة بدقة 3nm) مع طبقة base die لـ HBM4 (المصنَّعة بدقة 5nm) في حزمة واحدة تحدد إلى حد كبير نجاح NVIDIA و AMD.

الجزء 5. كفاءة الطاقة والفيزياء

لماذا تُعد HBM4 مهمة جداً من ناحية الأثر البيئي لمراكز البيانات؟

5.1. معيار pJ/bit

المؤشر الأساسي للكفاءة هو عدد البيكوجول من الطاقة المستخدمة لنقل بِت واحد من البيانات. في GDDR6X يكون هذا الرقم مرتفعاً بسبب المسارات الطويلة على اللوحة (PCB). في HBM4، بفضل المسافات المجهرية (TSVs — Through-Silicon Vias) والحافلة العريضة، ينخفض هذا المؤشر إلى قيم قياسية منخفضة.

5.2. Thermal Throttling (اختناق حراري)

على الرغم من كفاءتها، فإن حزم 16 طبقة معاً تخلق كثافة حرارية هائلة. إذا كانت HBM3e تصل بالفعل إلى 85–90 درجة مئوية، فإن HBM4 تتطلب أنظمة تبريد أكثر تقدماً. هذا يدفع الخوادم نحو حلول التبريد السائل المباشر (Direct Liquid Cooling)، إذ لم يعد الهواء قادراً على تبريد الحزم التي تستهلك 1000–1200 واط (GPU + HBM).

الجزء 6. واقع السوق والجداول الزمنية (تحقق من الحقائق)

استناداً إلى البيانات حتى نهاية عام 2025، تبدو حالة السوق كما يلي:

نماذج أولية (Sampling): بدأت SK Hynix و Samsung بالفعل في شحن نماذج هندسية من HBM4 بتكوينات 12-Hi و 16-Hi إلى الشركاء الرئيسيين (NVIDIA، AMD، Google) في النصف الثاني من 2025. هذا ضروري لاعتماد الذاكرة وضبط وحدات التحكم في الذاكرة في وحدات GPU الجديدة.
الإنتاج الكمي: بدء التوسع الكامل في الإنتاج التجاري مخطط للنصف الأول من 2026.
أول المنتجات: من المتوقع أن تكون أول الأجهزة المزودة بـ HBM4 هي المسرّعات من سلسلة NVIDIA Rubin (R100) وخطوط AMD Instinct MI450 المحدثة، والتي يُتوقع الإعلان عنها في 2026.

الادعاء بأن HBM4 تُباع بالفعل في منتجات تجارية في 2025 هو مبالغة. في عام 2025 ما تزال HBM3e هي السائدة (في مسرّعات H200 و Blackwell B200).

الجزء 7. HBM4 مقابل GDDR7: لماذا ليست للاعبين؟

سؤال شائع من المستخدمين: «متى سنرى HBM4 في GeForce RTX 6090 الخاصة بي؟» الإجابة: لن يحدث أبداً. إليك السبب:

التكلفة: مكدس HBM3e/4 واحد يكلف عشرات أضعاف شريحة GDDR7 ذات السعة نفسها. تعقيد تغليف CoWoS يجعل إنتاج بطاقات رسومات استهلاكية مع HBM غير منطقي اقتصادياً.
GDDR7: معيار ذاكرة الرسوميات الجديد GDDR7 دخل السوق أيضاً. يوفّر سرعات حتى 32–40 Gbps لكل pin ويستخدم ترميز PAM3. بالنسبة لأحمال اللعب التي لا تحتاج إلى وصول متزامن إلى 192 GB من الذاكرة مع 6 TB/s من عرض النطاق، يعد GDDR7 توازناً مثالياً بين السعر والأداء.

ستظل HBM4 مخصصة لقطاع المؤسسات، والحواسيب الفائقة، وعناقيد الذكاء الاصطناعي.

الخلاصة

تمثل HBM4 انتصاراً للهندسة على القيود الفيزيائية. الانتقال إلى حافلة 2048 بت، وإدخال عمليات تصنيع منطقية بدقة 5nm في طبقة base die، وإتقان تغليف 16 طبقة سيليكون في ارتفاع يبلغ حوالي 700 ميكرون — كل ذلك يساعد في تأجيل “نهاية قانون Moore” لبضع سنوات أخرى.

بالنسبة لصناعة الذكاء الاصطناعي، يعني هذا إمكانية تدريب نماذج بعدد تريليون من المعلمات بسرعة وكفاءة أكبر بكثير. لكن تعقيد الإنتاج يجعل هذه الموارد استراتيجية وباهظة للغاية. ستكون المعركة على سعة توريد HBM4 في عام 2026 عاملاً حاسماً في صراع القيادة بين عمالقة التكنولوجيا في الولايات المتحدة وآسيا.

خلاصة الخبراء من HYPERPC

في HYPERPC نتابع عن كثب أحدث التقنيات. ظهور معيار ذاكرة HBM4 هو تحول تكتوني، يبدأ في رفوف خوادم مراكز البيانات، لكنه يحدد حتماً اتجاه تطور الصناعة بأكملها.

اليوم، تقنيات مثل HBM4 تغذي الشبكات العصبية التي تساعدنا على تصميم وتحسين وصناعة حواسيب أفضل من أجلك. ورغم أن HBM4 لن تظهر في أجهزة اللعب المنزلية في أي وقت قريب بسبب خصوصيتها وتكلفتها، فإن الابتكارات التي تدفعها (طرق تبريد جديدة، تحسين حافلات البيانات، تقنيات تغليف شرائح متقدمة) ستُكيَّف عاجلاً أم آجلاً وتتحول إلى حلول لقطاع High-End Desktop (HEDT).

لعملائنا — من المحترفين وصنّاع المحتوى والهواة — نختار في HYPERPC دائماً أفضل الخيارات المتاحة. سواء كانت حلولاً حديثة تعتمد على GDDR7 أو محطات عمل متطرفة مع مسرّعات NVIDIA RTX احترافية، نضمن أن يكون حاسوبك جاهزاً لتحديات الغد. التقنيات تتغير، لكن التزامنا بالتميّز والأداء الأقصى يبقى ثابتاً.

HYPERPC — اشبك مع مستقبل الحوسبة اليوم.

HYPERPC

مؤلف

يتم إنشاء المقالات من قبل فريق من المهندسين والمحللين وأخصائيي البحث والتطوير في الشركة، وهي رائدة في سوق أجهزة الكمبيوتر المخصصة. تتميز مجموعة المؤلفين بأعلى درجة من الموثوقية، بناءً على سنوات من الخبرة في التطوير.